Apple M6: Mehr Leistung auf kleinerer Chipfläche

Der M6 ist Apples erster Desktop-Chip im 2-Nanometer-Verfahren. Analysen der Chipflächen zeigen, wie Apple trotz geringerer Größe mehr Grafik- und Rechenleistung unterbringt.

Kleinerer Chip, andere Aufteilung

Der im August mit dem Mac mini vorgestellte M6 nutzt TSMCs N2-Fertigungsprozess. Dadurch lassen sich mehr Bauteile auf kleinerem Raum unterbringen. Aufnahmen der Chipflächen, die die YouTube-Kanäle High Yield und SemiAnalysis veröffentlicht haben, geben Einblick in Apples Änderungen.

Der M5 entsteht im N3P-Verfahren und misst 12,75 mal 12,08 Millimeter. Seine Fläche beträgt 154 Quadratmillimeter. Der M6 ist mit 12,8 mal 11,06 Millimetern zwar ähnlich lang, aber schmaler. Seine Chipfläche kommt auf 141,6 Quadratmillimeter.

Einige Elemente bleiben vertraut: Bei beiden Generationen sitzt die Speicherschnittstelle am oberen Rand. Das M6-Modell mit 16 Gigabyte Arbeitsspeicher verwendet denselben DRAM-Typ mit 9.600 Megatransfers pro Sekunde wie der M5. Die Speicherbandbreite bleibt damit gleich. Varianten mit 24 oder 32 Gigabyte erreichen dank schnellerem DRAM mit 10.667 Megatransfers pro Sekunde dagegen 170 Gigabyte pro Sekunde.

Unterhalb des Speichers liegt der Grafikbereich. Der M6 besitzt zwei zusätzliche GPU-Kerne, die Anordnung unterscheidet sich daher sichtbar. Zugleich sind die GPU-Kerne durch die kleinere Chipfläche rund zehn Prozent kleiner als beim M5. Beide Chips verfügen über 16 Megabyte gemeinsam genutzten Zwischenspeicher auf Systemebene.

Neue CPU-Aufteilung und größere Caches

Apple änderte auch die Prozessorkerne. Der M5 kombiniert vier Leistungskerne der höchsten Klasse mit sechs Effizienzkernen. Im M6 arbeiten dagegen zwei solcher Kerne, vier Leistungskerne und sechs Effizienzkerne.

Die beiden großen M6-Kerne sind ähnlich groß wie ihre Vorgänger und besitzen jeweils einen eigenen L2-Cache mit 1,5 Megabyte. Das ist die Hälfte mehr als zuvor. Trotzdem fallen die Kerne selbst kleiner aus. Zusätzlich teilen sie sich zwei große L2-Caches mit jeweils zehn Megabyte. Zusammen bieten diese vier Megabyte mehr als beim M5. Einer der Caches scheint auf einem SRAM-Baustein mit 80 Kilobyte aufzubauen.

Auch die vier Leistungskerne greifen auf diese gemeinsamen Caches zu. Sie bilden mit den großen Kernen einen Verbund. Die sechs Effizienzkerne bleiben davon getrennt und teilen sich acht Megabyte Cache – zwei Megabyte mehr als beim M5. Für Berechnungen mit Matrizen enthält ihr Cluster außerdem eine AMX-Einheit, Apples Matrix-Coprozessor.

Neural Engine und Ausblick auf den M7

Die Neural Engine des M6 hat doppelt so viele Kerne wie zuvor. Ihre Einheiten sind symmetrisch in zwei Gruppen angeordnet. Jede Gruppe besteht aus acht Abschnitten mit jeweils zwei Kernen. Eigene Zwischenspeicher führen beide Seiten zu einer zentralen Steuereinheit zusammen.

Bei den Ein- und Ausgängen bleibt vieles ähnlich. Der Chip besitzt weiterhin eine vierspurige Display-Schnittstelle und eine siebenspurige Kamera-Schnittstelle. Die sechs PCI-Express-Lanes nutzen laut Analyse dieselben physischen Schnittstellen wie Thunderbolt. Vermutet werden sechs PCI-Express-4.0-Lanes. Der M5 bietet drei Lanes der vierten und zwei der dritten Generation.

Der M6-Zyklus könnte kürzer ausfallen als üblich: Apple soll bereits in einigen Monaten den auf künstliche Intelligenz ausgerichteten M7 vorstellen. Als mögliche Änderung gilt eine neue Speicherschnittstelle. Seit dem M1 setzt Apple bei der M-Serie auf 128 Bit. Die A20-Chips verwenden dagegen eine 96-Bit-Schnittstelle. Da M-Chips grundsätzlich auf den Mobilprozessoren basieren, könnte Apple diesen Ansatz künftig auch bei der M-Serie nutzen.

Via: https://appleinsider.com

Den Beitrag in unserem Forum kommentieren