• Apfeltalk ändert einen Teil seiner Allgemeinen Geschäftsbedingungen (AGB), das Löschen von Useraccounts betreffend.
    Näheres könnt Ihr hier nachlesen: AGB-Änderung
  • Was gibt es Schöneres als den Mai draußen in der Natur mit allen Sinnen zu genießen? Lasst uns teilhaben an Euren Erlebnissen und macht mit beim Thema des Monats Da blüht uns was! ---> Klick

Frage an die Informatiker bzw. Elektroniker. Wowird ein D-Flipflop eingesetzt.

macman2010

Fießers Erstling
Registriert
17.03.10
Beiträge
124
Hallo,

habe oft gelesen, dass ein D-Flipflop ein Speicher wäre. Jetzt stellt sich mir nur eine frage. Das D-Flipflop kann ja nicht durch einen Kurzen High-Impuls dauerhaft am eingang auf High gesetzt werden. Meine Frage nun. Was bringt das, das D-Flipflop speichert einen High-Impuls nur bis zur nächsten taktperiode. Um dauerhaft high am Ausgang zu haben bräuchte ich ein dauerhaftes High am D-Eingang. Kann mich da bitte jemand aufklären.. Habe ich das Prinzip bzw. irgendwasanderes überlesen..
 

rukoolla

Fießers Erstling
Registriert
18.07.10
Beiträge
124
Die Funktion hast du ja schon erklärt. Der Eingang wird einen Takt lang gespeichert. Sprich das Eingangssignal wird um einen Takt verzögert. D(elay)-Flipflop
 

Marcel Bresink

Breuhahn
Registriert
28.05.04
Beiträge
8.601
Das D-Flipflop kann ja nicht durch einen Kurzen High-Impuls dauerhaft am eingang auf High gesetzt werden.

Wie man's nimmt … Der Impuls muss halt so lange wie die Taktdauer sein.

das D-Flipflop speichert einen High-Impuls nur bis zur nächsten taktperiode.

Ja, aber je nach Einsatzzweck reicht das doch. Du könntest Dir das so vorstellen, dass im nächsten Takt wieder etwas "Neues" gemacht, also etwas Anderes gespeichert werden soll.

Außerdem muss man nicht zwangsweise davon ausgehen, dass das D-Flip-Flop immer Teil eines getakteten Schaltwerks ist, in dem alle Elemente mit dem gleichen Takt versorgt werden. Du könntest ja auch den Takt steuern. Über den Takt kannst Du die Speicherung des einen Bits so lange "hinauszögern", wie Du es brauchst.
 

macman2010

Fießers Erstling
Registriert
17.03.10
Beiträge
124
Die Funktion hast du ja schon erklärt. Der Eingang wird einen Takt lang gespeichert. Sprich das Eingangssignal wird um einen Takt verzögert. D(elay)-Flipflop

ja eigentlich ist es ja nur verzögert, wenn man dem eingang ein high gibt, wenn clock low ist. wenn eingang und clock gleichzeitig high sind verzögert sich ja nichts.